一种内部参考电压校准电路以及控制方法

1.本技术涉及电路技术领域，特别是涉及一种内部参考电压校准电路以及控制方法。


背景技术：

2.作为nand flash存储器数据传输的通用规范，国际onfi5.0协议引入了新的高速低功耗数据接口nv-lpddr4，nv-lpddr4接口采用ltt端接拓扑结构，nv-ddr3接口采用ctt端接拓扑结构，两种拓扑结构传输的信号特性均不相同。协议针对nv-ddr3和nv-lpddr4接口的数据单端伪差分接收器提供由内部产生电路的内部参考电压，
3.由onfi协议可知，vccq在1.2v上电复位后默认启用nv-ddr3接口，当切换nv-lpdd4接口时，输入电压摆幅会降低，从而内部参考电压与输入信号的中间电压相差比较大，导致数据传输失败。


技术实现要素：

4.基于上述问题，本技术提供了内部参考电压校准电路以及控制方法，以解决切换接口时，输入电压摆幅会降低，从而内部参考电压与输入信号的中间电压相差比较大，导致数据传输失败问题。本技术实施例公开了如下技术方案。
5.第一方面，本技术一种内部参考电压校准电路，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器；
6.电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路；所述电平检测器用于检测输入信号中间电压，所述内部参考电压码有限状态机用于根据所述中间电压与内部参考电压的比较结果确定数字编码或根据用户输入指令确定数字编码，以完成内部参考电压的校准；
7.所述控制器通过发出使能信号控制所述内部参考电压校准电路的运行状态。
8.可选的，内部参考电压校准电路外接信号接收器，所述电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路，包括：
9.所述内部参考电压码有限状态机与所述电平检测器以及数模转换器相连；
10.所述电平检测器另一端连接所述信号接收器的正极，所述数模转换器另一端连接所述信号接收器的负极。
11.可选的，所述电路还包括比较器；
12.所述内部参考电压码有限状态机与所述电平检测器以及数模转换器相连，包括：
13.所述内部参考电压码有限状态机通过所述比较器与所述电平检测器相连。
14.可选的，其特征在于，所述电路还包括：时序控制器；
15.所述时序控制器用于根据所述控制器发出的使能信号控制所述内部参考电压校准电路的操作周期以及产生对应的时钟控制信号。
16.可选的，所述内部参考电压码有限状态机包括：计算模块和寄存器模块；
17.所述计算模块与所述寄存器模块连接；
18.所述计算模块另一端与所述比较器连接，所述寄存器模块另一端与所述数模转换器连接，所述计算模块用于对内部参考电压码进行计算，以确定数字编码；所述寄存器模块用于根据数字编码确定内部参考电压。
19.可选的，所述电平检测器包括开关模块和滤波器模块；
20.所述开关模块和滤波器模块连接。
21.可选的，所述比较器包括多个放大器和参考电源。
22.第二方面，本技术提供一种内部参考电压校准电路的控制方法，应用于第一方面所述的电路，包括：
23.响应于控制器发出的使能信号，根据所述使能信号控制所述内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别。
24.可选的，根据所述使能信号控制所述内部参考电压码有限状态机的状态，包括：
25.若确定使能信号为标准使能信号，控制所述内部参考电压码有限状态机中的计算模块运行，并将得到的数字编码输入至所述内部参考电压码有限状态机的寄存器模块，以实现校准模式；
26.或若确定使能信号为用户设置使能信号，将所述用户输入的数字编码输入至所述内部参考电压码有限状态机的寄存器模块，以实现用户设置模式。
27.可选的，所述控制所述内部参考电压码有限状态机中的计算模块运行，包括：
28.对预设位数的内部参考电压码进行多次调节，以使每次调节之后，按照预设规则将所述内部参考电压码的对应位，置1，其余位，置0；
29.在每次调节之后，将检测到的输入信号的中间电平与调节后的内部参考电压码对应的电压进行比较，获得比较结果；
30.若所述比较结果表征所述中间电平大于所述内部参考电压码对应的电压，保留对应位，置1的编码，进行下一次调节；
31.进行若所述比较结果表征所述中间电平小于所述内部参考电压码对应的电压，将置1的编码置0，下一次调节；
32.当确定调节次数满足内部参考电压码预设位数时，停止调节，确定数字编码。
33.相较于现有技术，本技术具有以下有益效果：
34.本技术提供一种内部参考电压校准电路以及控制方法，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器，电平检测器、内部参考电压码有限状态机、数模转换形成串联回路，控制器发出使能信号，响应于控制器发出的使能信号，根据使能信号控制内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别，这样当内部参考电压校准电路处于校准模式时，就可以实现对内部参考电压进行校准，当内部参考电压校准电路处于用户设置模式时，就可以实现根据用户输入，确定内部参考电压，从而实现校准。
附图说明
35.为更清楚地说明本实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的
一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
36.图1为本技术实施例提供的一种内部参考电压校准电路的原理图；
37.图2为本技术实施例提供的一种电平检测器结构的原理图；
38.图3为本技术实施例提供的一种数模转换器结构的原理图；
39.图4为本技术实施例提供的一种模拟缓冲器的结构的原理图；
40.图5为本技术实施例提供的一种比较器的结构的原理图；
41.图6为本技术实施例提供的一种内部参考电压校准控制方法流程图。
具体实施方式
42.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本技术的限制。如在本技术的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本技术实施例中，“一个或多个”是指一个、两个或两个以上；“和/或”，描述关联对象的关联关系，表示可以存在三种关系；例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a、b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
43.在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
44.本技术实施例涉及的多个，是指大于或等于两个。需要说明的是，在本技术实施例的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
45.需要说明的是，本技术提供的一种内部参考电压校准电路以及控制方法，用于电路领域，上述仅为示例，并不对本技术提供的方法及装置名称的应用领域进行限定。
46.作为nand flash存储器数据传输的通用规范，国际onfi5.0协议引入了新的高速低功耗数据接口nv-lpddr4，nv-lpddr4接口采用ltt端接拓扑结构，nv-ddr3接口采用ctt端接拓扑结构，两种拓扑结构传输的信号特性均不相同。协议针对nv-ddr3和nv-lpddr4接口的数据单端伪差分接收器提供由内部产生电路的内部参考电压。
47.由onfi协议可知，vccq在1.2v上电复位后默认启用nv-ddr3接口，当切换nv-lpdd4接口时，输入电压摆幅会降低，从而内部参考电压与输入信号的中间电压相差比较大，导致数据传输失败。
48.经研究本技术提供一种内部参考电压校准电路以及控制方法，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器，电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路，控制器发出使能信号，响应于控制
器发出的使能信号，根据使能信号控制内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别，这样当内部参考电压校准电路处于校准模式时，就可以实现对内部参考电压进行校准，当内部参考电压校准电路处于用户设置模式时，就可以实现根据用户输入，确定内部参考电压，从而实现校准。
49.为了使本技术领域的人员更好地理解本技术方案，下面结合附图和具体实施方式对本技术提供的系统作进一步的详细说明。
50.图1为本技术实施例提供的一种内部参考电压校准电路的原理图。如图1所示：
51.内部参考电压校准电路外接信号接收器，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器，电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路。控制器通过发出使能信号控制内部参考电压校准电路的运行状态。
52.具体的，内部参考电压码有限状态机可以与电平检测器以及数模转换器相连，电平检测器另一端连接信号接收器的正极，数模转换器另一端连接信号接收器的负极。
53.其中，电平检测器用于检测输入信号中间电压vrefi，由于现有技术中，需要两个比较器和相应的控制电路来分别追踪输入信号波形的电压最大值和电压最小值，产生的两个电压(输入信号的最大电压值和最小电压值)通过电阻分压产生其平均电压，也就是中间电平值，其电路所耗资源较大，面积和功耗也更大些。本技术想到引入电平检测器将输入信号转化成一个能反映输入信号的中间电压vrefi，电平检测器的引入避免了使用两个比较器，仅用一个比较器即可找出输入信号的中间电压vrefi，减少了电路资源。
54.电平检测器结构可以如图2所示，包括开关模块和滤波器模块组成，当开关导通信号s_en＝1时，开关模块中的开关导通，滤波器模块中的rc滤波器将输入信号(vin信号)的高频分量过滤，得到输入信号的中间电压vrefi。
55.数模转换器结构可以如图3所示，将得到的控制参考电压vrefq的数字编码c《6:0》，其高三位c《6:4》经过msb译码器解码得到x《7:0》控制列开关，低四位c《3:0》经过lsb译码器解码得到y《15:0》共同控制八组行开关，利用xy坐标得到一一对应的输出电压值。
56.图4右侧虚线框给出一个模拟缓冲器的结构，其中参考电流源负责提供放大器的偏置电流，单位增益连接的两级放大器可以隔离电阻网络和外部负载，增加输出电压的驱动能力。
57.内部参考电压校准电路还可以包括比较器，内部参考电压码有限状态机与电平检测器以及数模转换器相连，具体可以为：内部参考电压码有限状态机通过比较器与电平检测器相连。
58.比较器基于时钟控制锁存型比较器由校准电路中的时序控制器产生的时钟信号控制，
59.时钟信号低电平期间比较器处于复位阶段，时钟信号高电平期间比较器处于比较阶段，当vrefi》内部参考电压vrefqi时，比较结果cmp＝0，当vrefi《vrefqi，比较结果cmp＝1；
60.具体的，比较器的结构可以如图5所示，该比较器可以包括前级预放大器、锁存比较器和交叉耦合的与非门组成的锁存器；参考电流源为前级预放大器提供合适的电流偏置保证其正常工作；预放大器提供一定的电压增益将输入信号vrefqi和vrefi之间的电压差
放大并送到锁存比较器中；锁存比较器在时钟信号高电平期间根据正反馈原理迅速放大前级的输出电压差；锁存比较器的差分输出电压由锁存器保持直到下一个时钟周期的到来。
61.内部参考电压校准电路可以包括：时序控制器，时序控制器用于根据控制器发出的使能信号控制内部参考电压校准电路的操作周期以及产生对应的时钟控制信号，还可以产生开关导通信信号，以控制电平控制器开关闭合。
62.内部参考电压码有限状态机用于根据所述中间电压与内部参考电压的比较结果确定数字编码或根据用户输入指令确定数字编码，可以包括：计算模块和寄存器模块，其中，计算模块与寄存器模块连接；
63.计算模块另一端与所述比较器连接，寄存器模块另一端与数模转换器连接，计算模块用于对内部参考电压码进行计算，以确定数字编码；寄存器模块用于根据数字编码确定内部参考电压。
64.为了控制上述提供的内部参考电压电路，对内部参考电压进行校准，本技术还提供一种内部参考电压校准控制方法，如图6所示，以预设位数为7位举例，具体可以为：
65.计算模块逻辑复位后，可以进行逐次逼近sar逻辑运算，对预设位数的内部参考电压码进行多次调节，以使每次调节之后，按照预设规则将所述内部参考电压码的对应位，置1，其余位，置0，例如，数字编码为7位，对数字编码进行调节，开始从最高位比较，将最高位置1，其余位置0，得到数字编码《6:0》＝100 0000。
66.当vrefi》vrefqi时，比较结果cmp＝0，保留对应位，置1的编码，进行下一次调节，也就是按照位次高低顺序对下一位的编码置1。
67.当vrefi＜vrefqi时，比较结果cmp＝1，将置1的编码置0，进行下一次调节，也就是按照位次高低顺序对下一位的编码置1，调节后的数字编码位《6:0》＝110 0000，然后在按照同样原来进行判断，需要说明的是，当vrefi》vrefqi时，cmp＝0，vrefqi电压增加，当vrefi《vrefqi时，比较结果cmp＝1，数字编码《6:0》＝010 0000，vrefqi电压减小，重复以上操作，直到7位vt_c码被全部确认。
68.具体的，vrefqi校准过程可以分为两个操作周期：
69.响应于控制器发出的使能信号，根据使能信号控制内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别。
70.若确定使能信号为标准使能信号，控制内部参考电压码有限状态机中的计算模块运行，并将得到的数字编码输入至所述内部参考电压码有限状态机的寄存器模块，以实现校准模式。
71.进一步的，电平检测器操作周期，控制器控制输入时序控制器的vt_en信号发生0-1翻转，内部参考电压校准电路，触发时序控制器生成s_en、vd_en和sar_r信号，s_en信号将开关闭合，在vd_en高电平期间使能低通滤波器来检测输入信号的中间电平，sar_r信号将计算模块复位；
72.然后是计算模块运行，时序控制器生成第一时钟信号clkd和第二时钟信号clkt信号，clkd信号控制钟控比较器的复位和比较操作，clkt信号控制数字编码《6:0》的sar逻辑操作，为了保证sar逻辑对vt_c《6:0》最高位判断的正确，clkt信号比clkd信号晚两个周期，第一个clkt时钟上升沿采样到正确的比较结果。
73.sar逻辑操作结束，也就是计算模块运算结束之后，vrefqi校准过程结束，数字编
码c《6:0》被锁定，根据经过计算模块运算之后，得到的数字编码对应的vrefqi电压值确定为有效电压。
74.若确定使能信号为用户设置使能信号，将用户输入的数字编码输入至内部参考电压码有限状态机的寄存器模块，以实现用户设置模式。
75.在load信号的上升沿处锁存输入的用户编码《6:0》作为控制数模转换器的数字编码c《6:0》，此时，此时计算模块不工作，将用户输入的编码《6:0》对应的内部参考电压设置为有效电压，从而完成用户直接控制内部参考电压。
76.本技术提供一种内部参考电压校准电路以及控制方法，应用于电路技术领域，内部参考电压校准电路包括：电平检测器、内部参考电压码有限状态机、数模转换器以及控制器，电平检测器、内部参考电压码有限状态机、数模转换器形成串联回路，控制器发出使能信号，响应于控制器发出的使能信号，根据使能信号控制内部参考电压码有限状态机中模块的运行状态，以实现符合对应状态的模式类别，这样当内部参考电压校准电路处于校准模式时，就可以实现对内部参考电压进行校准，当内部参考电压校准电路处于用户设置模式时，就可以实现根据用户输入，确定内部参考电压，从而实现校准。
77.本技术实施例还提供了对应的设备以及计算机存储介质，用于实现本技术实施例提供的方案。
78.其中，所述设备包括存储器和处理器，所述存储器用于存储指令或代码，所述处理器用于执行所述指令或代码，以使所述设备执行本技术任一实施例所述的方法。
79.所述计算机存储介质中存储有代码，当所述代码被运行时，运行所述代码的设备实现本技术任一实施例所述的方法。
80.通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加通用硬件平台的方式来实现。基于这样的理解，本技术的技术方案可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如只读存储器(英文：read-only memory，rom)/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如路由器等网络通信设备)执行本技术各个实施例或者实施例的某些部分所述的方法。
81.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
82.以上所述仅是本技术示例性的实施方式，并非用于限定本技术的保护范围。