测试方法、存储块的测试方法及存储器的测试方法与流程

1.本公开涉及半导体电路测试领域，特别涉及一种测试方法、存储块的测试方法及存储器的测试方法。


背景技术：

2.由于动态随机存取存储器(dynamic random access memory，dram)的读写机理，存储单元所存储的数据同步至位线时，高电平数据偏小，低电平数据偏大，通过感测放大器(sense amplifier，sa)对位线上数据的上拉和下拉，以放大位线上的高电平数据或者缩小位线上的低电平数据，从而实现存储器数据读出的准确性。
3.因此，对于感测放大器放大能力的测试，是保证存储器读出数据准确的基础。


技术实现要素：

4.本公开实施例提供一种测试方法、存储块的测试方法及存储器的测试方法，用于测试感测放大器的放大能力。
5.本公开实施例提供了一种测试方法，包括：在待测存储器中选择待测感测放大器；设置待测存储器的连续访问的延迟tccd、激活命令到读或写命令间的延时trcd，trcd设置为待测存储器所属产品的固态技术协会协议标准规定的最小值；向待测感测放大器所连接的存储单元中写入测试数据；基于trcd，对存储单元中的测试数据进行第一次读出和第二次读出，其中，第一次读出和第二次读出连续进行，且第一次读出和第二次读出的时间间隔为tccd；基于第一次读出和/或第二次读出，判断待测感测放大器的工作状态是否异常。
6.选择待测存储器中的待测感测放大器，并设置存储器的相关参数，其中，trcd设置为待测存储器所属产品的固态技术协会(joint electron device engineering council，jedec)协议标准规定的最小值，即保证存储器工作在较小的trcd条件下，向存储器中写入测试数据，通过对测试数据的第一次读出和第二次读出，判断感测放大器的工作状态是否异常，从而测试感测放大器的放大能力。
7.另外，向存储单元中写入翻转数据，翻转数据与测试数据为相反数据；基于trcd，对存储单元中的翻转数据进行第三次读出和第四次读出，其中，第三次读出和第四次读出连续进行，且第三次读出和第四次读出的时间间隔为tccd；基于第三次读出和/或第四次读出，判断待测感测放大器的工作状态是否异常。通过向存储器中写入翻转数据，若写入的测试数据为高电平，翻转数据则为低电平，若写入的测试数据为低电平，翻转数据则为高电平，通过向存储单元中分别写入高电平数据和低电平数据，以测试感测放大器对于低电平数据的放大能力和对于高电平数据的放大能力。
8.另外，若存储单元中存储的数据为高电平，判断待测感测放大器的工作状态是否异常，包括：获取第一次读出的第一读出数据；若第一读出数据为低电平，则在当前待测存储器的设置下，感测放大器的工作状态异常；若第一读出数据为高电平，则在当前待测存储器的设置下，感测放大器的工作状态正常。当感测放大器的工作状态异常时，感测放大器未
充分将位线上的数据上拉，当打开相应的列选择晶体管后，位线数据与本地数据线(local i/o，lio)进行数据交互后，lio的数据会被位线数据拉低，从而导致本地数据线和互补本地数据线之间的电压差降低，影响数据的读出，可能导致读出错误；当感测放大器的工作状态正常时，感测放大器充分将位线上的数据上拉，当打开相应列选择晶体管后，lio的数据不会被位线数据拉低，本地数据线和互补本地数据之间的电压差稳定，并不会影响后续的读出。
9.另外，若存储单元中存储的数据为低电平，判断待测感测放大器的工作状态是否异常，包括：获取第一次读出的第一读出数据和第二次读出的第二读出数据；若第一读出数据和第二读出数据相同且为低电平，则在当前待测存储器的设置下，感测放大器的工作状态正常；若第一读出数据为低电平，且第二读出数据为高电平，则在当前待测存储器的设置下，感测放大器的工作状态异常。当感测放大器的工作状态异常时，感测放大器未充分将位线上的数据下拉，当打开相应的列选择晶体管后，位线上的低电位向外传输，但由于位线上的电平较大，与lio进行电荷分享后，可能会被反拉至高电平，从而导致在第二次读出的过程中，存储器读出的数据为高电平数据。当感测放大器的工作状态正常时，感测放大器充分将位线上的数据下拉，当打开相应的类选择晶体管后，位线上的低电位向外传输，且位线上的电平较小，与lio进行电荷分享后，不会被反拉直低电平，在第二次读出的过程中，存储器读出的数据仍然为低电平。
10.另外，trcd设置为5个时钟周期，tccd设置为4个时钟周期。
11.本公开实施例还提供了一种存储块的测试方法，包括：获取待测存储块，待测存储块中包括多个存储区域，感测放大器设置在相邻存储区域之间，每个存储区域都包括多根字线和多根位线，且多个存储区域里相同位置的位线对应同一个列地址连接在相同的多根位线上；设置待测存储器的连续访问的延迟tccd、激活命令到读或写命令间的延时trcd、行预充电时间trp和写恢复延时twr，trcd设置为待测存储块所属产品的固态技术协会协议标准规定的最小值；向待测存储块中的所有存储单元中写入测试数据；对待测存储块中所有存储单元的数据进行第一次读出和第二次读出，其中，第一次读出和第二次读出连续进行，且第一次读出和第二次读出的时间间隔为tccd；基于第一次读出和/或第二次读出，判断待测存储块中的感测放大器的工作状态是否异常。
12.在保证存储器工作在较小的trcd条件下，提供一种测试存储块中各感测放大器的测试流程，从而实现测试存储块中多个感测放大器的放大能力。
13.另外，存储块的测试方法，还包括：向存储单元中写入翻转数据，翻转数据与测试数据为相反数据；对待测存储块中所有存储单元的数据进行第三次读出和第四次读出，其中，第三次读出和第四次读出连续进行，且第三次读出和第四次读出的时间间隔为tccd；基于第三次读出和/或第四次读出，判断待测存储块中的感测放大器的工作状态是否异常。
14.另外，对待测存储块中的所有存储单元进行数据写入，以及对待测存储块中所有存储单元的数据进行第一次读出和第二次读出，包括：获取待测存储块的所有列地址，并在列地址中选择预设列地址，并选择多条字线中的一条作为预设字线；对每一存储区域的预设字线上预设列地址对应的位线所连接的存储单元进行数据写入；对每一存储区域的预设字线上预设列地址对应的位线所连接的存储单元进行第一次读出和第二次读出；调整预设列地址，直至将预设字线上所有列地址对应的位线所连接的存储单元进行数据写入和数据
读出；调整预设字线，直至将所有字线上所连接的存储单元进行数据写入和数据读出。
15.另外，调整预设列地址包括：基于字线延伸方向，依次调整预设列地址。
16.另外，调整预设字线包括：基于位线延伸方向，依次调整预设字线。
17.另外，相同位线所连接的存储单元写入的数据相同。相同位线写入相同数据，以简化测试时的数据写入流程。
18.另外，相邻位线所连接的存储单元中写入的数据相反。当相邻的感测放大器所连接的存储单元写入相反数据时，感测放大器之间的漏电较强，容易侦测出感测放大器的工作状态。
19.另外，tccd、trcd、trp和twr设置为待测存储块所属产品的固态技术协会协议标准规定的最小值。
20.另外，trcd和twr设置为5个时钟周期，trp设置为5个时钟周期，tccd设置为4个时钟周期。
21.本公开实施例还提供了一种存储器的测试方法，存储器包括多个存储块，基于上述存储块的测试方法依次对多个存储块中的感测放大器进行测试。
附图说明
22.图1为本公开一实施例提供的测试方法的流程示意图；
23.图2为本公开一实施例提供的感测放大器的读出时序示意图；
24.图3为本公开一实施例提供的存储单元存储高电平数据时，感测放大器的具体读出时序示意图；
25.图4为本公开一实施例提供的位线数据与lio电荷分享后，lio与lio-的电平示意图；
26.图5为本公开一实施例提供的存储单元存储低电平数据时，感测放大器的具体读出时序示意图；
27.图6为本公开一实施例提供的包含对测试数据和翻转数据进行测试的测试方法的流程示意图；
28.图7为本公开另一实施例提供的存储块的测试方法的流程示意图；
29.图8为本公开另一实施例提供的待测存储块的结构示意图；
30.图9为本公开另一实施例提供的确定对存储块进行测试顺序的具体流程示意图；
31.图10为本公开另一实施例提供的一种数据写入示例。
具体实施方式
32.在存储器的激活命令到读或写命令间的延时(ras to cas delay，trcd)设置较大时，感测放大器具有充足的时间对位线上的数据进行处理，存储器的数据读出不会出现较大误差；但是，当存储器的trcd的设置较小时，感测放大器对位线上的数据进行处理的时间缩短，对于放大能力不足的感测放大器，存储器容易出现数据读出错误的问题。
33.本公开实施例提供了一种测试方法，用于测试感测放大器的放大能力。
34.本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种
变化和修改，也可以实现本公开所要求保护的技术方案。
35.图1为本实施例提供的测试方法的流程示意图，图2为本实施例提供的感测放大器的读出时序示意图，图3为本实施例提供的存储单元存储高电平数据时，感测放大器的具体读出时序示意图，图4为本实施例提供的位线数据与lio电荷分享后，lio与lio-的电平示意图，图5为本实施例提供的存储单元存储低电平数据时，感测放大器的具体读出时序示意图，图6为本实施例提供的包含对测试数据和翻转数据进行测试的测试方法的流程示意图，以下结合附图对本实施例提供的测试方法作进一步详细说明，具体如下：
36.参考图1，测试方法，包括：
37.步骤101，选择待测感测放大器，并设置待测存储器的参数。
38.具体地，在待测存储器中选择待测感测放大器，设置待测存储器的连续访问的延迟tccd，激活命令到读或写命令间的延时trcd，trcd设置为待测存储器所属产品的固态技术协会(joint electron device engineering council，jedec)协议标准规定的最小值。
39.步骤102，向待测感测放大器连接的存储单元中写入测试数据。
40.步骤103，对存储单元中的测试数据进行第一次读出和第二次读出。
41.具体地，基于trcd，对存储单元中的测试数据进行第一次读出和第二次读出，其中，第一次读出和第二次读出连续进行，且第一次读出和第二次读出的时间间隔为tccd。
42.参考图2，其中，vblh指高电平数据对应的电位，gnd指低电平数据对应的电位，vbleq为感测放大器预充电之后线路的电位；active时刻提供激活命令，read1时刻第一次打开列选择晶体管ys，对存储单元中存储的数据进行第一次数据读出，其中active时刻与read1时刻之间的时间间隔为trcd，read2时刻第二次开列选择晶体管ys，对存储单元中存储的数据进行第二次数据读出，其中read1时刻与read2时刻之间的时间间距为tccd，pre时刻用于预充电，用于恢复感测放大器的线路电位，其中pre时刻与下一次active时刻之间的时间间隔为trp。
43.需要说明的是，图2以存储单元存储的数据为高电平数据为例进行图示说明，并不构成对本实施例的限定。
44.步骤104，判断待测感测放大器的工作状态是否异常。
45.具体地，基于第一次读出和/或第二次读出，判断待测感测放大器的工作状态是否异常。
46.trcd设置为待测存储器所属产品的jedec协议标准规定的最小值，即保证存储器工作在较小的trcd条件下，向存储器中写入测试数据，通过对测试数据的第一次读出和第二次读出，判断感测放大器的工作状态是否异常，从而测试感测放大器的放大能力。
47.在一个例子中，若存储单元中存储的数据为高电平，判断待测感测放大器的工作状态是否异常，包括：获取第一次读出的第一读出数据；若第一读出数据为低电平，则在当前待测存储器的设置下，感测放大器的工作状态异常；若第一读出数据为高电平，则在当前待测存储器的设置下，感测放大器的工作状态正常。
48.具体参考图3和图4，其中，vpp为字线开启时的电位，在ative时刻，字线开启，存储单元所存储的电荷与位线bl共享，位线bl电位从vbleq缓慢增大，之后感测放大器开始工作。
49.参考图4，当感测放大器的工作状态正常时，在read1时刻前，位线bl电位被迅速拉
高至vblh，互补位线blb电位被迅速拉低至gnd，在read1时刻，列选择晶体管ys打开，位线bl的电位与本地数据线(local i/o，lio)共享，互补位线blb的电位与互补本地数据线lio-共享，共享前lio和lio-在预充电后维持vblh的高电平，共享后lio电位仍为vblh，lio-被下拉，此时lio和lio-之间存在电压差
△
v，后续存储器通过对
△
v的放大以输出高电平数据。
50.参考图4，在感测放大器的工作状态异常时，由于感测放大器的放大能力不足，在read1时刻，位线bl’电位仍小于vblh，列选择晶体管ys打开，位线bl’的电位与lio共享，互补位线blb的电位与互补本地数据线lio-共享，由于位线bl’电位小于vblh，共享后lio电位小于为vblh，呈现lio’的曲线变化，使得原本为lio与lio-之间的电压差
△
v变化为lio’与lio-之间的电压差
△
v，电压差
△
v缩小，后续存储器通过对
△
v的放大，可能会输出低电平数据。
51.基于以上理由，在存储单元中存储的数据为高电平时，通过对第一读出数据的判断，即可获取感测放大器的工作状态是否异常。
52.需要说明的是，在其他实施例中，也可以通过第二次读出的第二读出数据，基于以上判断方式，对感测放大器的工作状态进行判断；在一些实施例中，同样可以结合第一次读出的数据和第二次读出的数据，基于以上判断方式，对感测放大器的工作状态进行判断。
53.在一个例子中，若存储单元中存储的数据为低电平，判断待测感测放大器的工作状态是否异常，包括：获取第一次读出的第一读出数据和第二次读出的第二读出数据；若第一读出数据和第二读出数据相同且为低电平，则在当前待测存储器的设置下，感测放大器的工作状态正常；若第一读出数据为低电平，且第二读出数据为高电平，则在当前待测存储器的设置下，感测放大器的工作状态异常。
54.具体地参考图5，其中，vpp为字线开启时的电位，在ative时刻，字线开启，存储单元所存储的电荷与位线bl共享，位线bl电位从vbleq缓慢减小，之后感测放大器开始工作。
55.当感测放大器的工作状态正常时，在read1时刻前，位线bl电位被迅速拉低至gnd，互补位线blb电位被迅速拉高至vblh，在read1时刻，列选择晶体管ys打开，位线bl的电位与本地数据线(local i/o，lio)共享，互补位线blb的电位与互补本地数据线lio-共享，以将数据0向外传输，以使存储器输出低电平数据；另外，在read1时刻前，即列选择晶体管ys打开之前，lio被预充电至高电平，列选择晶体管ys打开之后，lio和预充电电路断开，感测放大器放大后位线bl的数据与lio电荷共享，当感测放大器的工作状态正常时，位线bl的电位为gnd，感测放大器的能力足够强，与lio的高电平数据共享后，bl的电位不会受到影响，依然保持gnd，并不会影响第二次存储器的输出数据，存储器仍然会输出低电平数据。
56.在感测放大器的工作状态异常时，由于感测放大器的放大能力不足，在read1时刻，位线bl’电位被拉低，但位线bl’电位大于gnd，列选择晶体管ys打开，位线bl的电位与本地数据线(local i/o，lio)共享，lio被下拉，此时lio和lio-之间存在电压差
△
v，后续存储器通过对
△
v的放大以输出低电平数据；另外，由于位线bl’电位大于gnd，列选择晶体管ys打开，与lio的高电平数据共享后，可能会使感测放大器翻转，bl’可能会被拉高至较高的电位，在read2时刻，会被感测放大器识别为高电平，从而将位线bl’拉高至vblh，将互补位线blb’拉低至gnd，导致在第二次数据读出时，存储器会输出高电平数据。
57.需要说明的是，上述感测放大器的异常工作状态，是申请人在多次实验测试中偶然发现的，感测放大器在放大能力不足时，若存储的数据为低电平，在单次数据读出之后，
可能会导致存储单元存储的数据发生错误，即在对某一存储单元存储的低电平数据进行连续读出的过程中，第一次读出的正确的数据，第二次读出即后续的读出可能出读出错误的数据。
58.在一些实施例中，参考图6，测试方法，还包括：
59.步骤202，向待测感测放大器所连接的存储单元中写入翻转数据。
60.其中，翻转数据与测试数据为相反数据，即若写入的测试数据为高电平，翻转数据则为低电平，若写入的测试数据为低电平，翻转数据则为高电平。
61.步骤203，对存储单元中的翻转数据进行第三次读出和第四次读出。
62.具体地，对存储单元中的数据进行第三次读出和第四次读出，其中，第三次读出和第四次读出连续进行，且第三次读出和第四次读出的时间间隔为tccd。
63.步骤204，判断待测感测放大器的工作状态是否异常。
64.具体地，基于第三次读出和/或第四次读出，判断待测存储块中的感测放大器的工作状态是否异常。
65.对于步骤204的判断逻辑，参考上述对步骤104的描述，其中第三次读出的判断逻辑同第一次读出的判断逻辑，第四次读出的判断逻辑同第二次读出的判断逻辑，本实施例不再赘述。
66.通过对存储单元中分别进行高电平数据和低电平数据的测试，以测试感测放大器对于低电平数据的放大能力和对于高电平数据的放大能力。
67.需要说明的是，在一些实施例中，步骤202和步骤203可以设置在步骤103之后，步骤104之前，将步骤104和步骤204同时完成，以结合测试数据和翻转数据对感测放大器进行整体评判。
68.在一些实施例中，trcd设置为5个时钟周期，tccd设置为4个时钟周期。
69.本实施例通过将trcd设置为待测存储器所属产品的固态技术协会协议标准规定的最小值，即保证存储器工作在较小的trcd条件下，向存储器中写入测试数据，通过对测试数据的第一次读出和第二次读出，判断感测放大器的工作状态是否异常，从而测试感测放大器的放大能力。
70.上面各测试阶段划分，只是为了描述清楚，实现时可以合并为一个测试阶段或者对某些测试阶段进行拆分，分解为多个测试阶段，只要测试方法和测试逻辑相同，都在本专利的保护范围内；对上述测试方法中添加无关紧要的修改或者引入无关紧要的设计，但不改变测试方法的核心设计都在该专利的保护范围内。
71.本技术实施例还提供了一种存储块的测试方法，用于对存储块中多个感测放大器进行依次测试。
72.图7为本实施例提供的存储块的测试方法的流程示意图，图8为本实施例提供的待测存储块的结构示意图，图9为本实施例提供的确定对存储块进行测试顺序的具体流程示意图，图10为本实施例提供的一种数据写入示例，以下结合附图对本实施例提供的存储块的测试方法作进一步详细说明，具体如下：
73.参考图7，存储块的测试方法，包括：
74.步骤301，获取待测存储块，并设置待测存储器的参数。
75.具体地，待测存储块中包括多个存储区域，感测放大器设置在相邻存储区域之间，
每个存储区域都包括多根字线和多根位线，且多个存储区域里相同位置的位线对应同一列地址，设置待测存储器的连续访问的延迟tccd、激活命令到读或写命令间的延时trcd、行预充电时间trp和写恢复延时twr，trcd设置为待测存储块所属产品的固态技术协会(joint electron device engineering council，jedec)协议标准规定的最小值。
76.参考图8，多个存储区域401相邻间隔设置，且相邻设置的存储区域401之间的区域用于设置感测放大器，感测放大器通过位线bl连接一侧存储区域401中的存储单元，通过互补位线blb连接另一侧存储区域401中的存储单元，字线wl(未图示)设置在存储区域401中，且字线wl的延伸方向与存储区域401的延伸方向相同，字线wl的延伸方向与位线bl/互补位线blb的延伸方向相互垂直。
77.在本实施例中，同一列地址用于输出一位8bit的数据，即同一列地址对应于8个感测放大器sa所连接的位线，且多个存储区域401里相同位置的位线bl对应同一个列地址，同一列地址的位线bl都连接在同一列地址控制的列选择晶体管ys上，通过打开列选择晶体管ys读出一位8bit的数据。
78.需要说明的是，图8所示的数据仅为对一类待测存储块的举例说明，并不构成对本实施例所需测试的待测存储块的限定；在其他实施例中，同一列地址所连接的位线数量，以及列选择晶体管ys的数量、感测放大器sa的数量可以根据具体的待测存储块进行相应设置；另外，为了突出本公开的创新部分，本实施例中并没有将与解决本公开所提出的技术问题关系不太密切的单元引入，但这并不表明本实施例中不存在其它的单元。
79.步骤302，向待测存储块中写入测试数据。
80.具体地，向待测存储块中的所有存储单元中写入测试数据。
81.步骤303，对待测存储块中所有存储单元的数据进行第一次读出和第二次读出。
82.具体地，对待测存储块中所有存储单元的数据进行第一次读出和第二次读出，其中第一次读出和第二次读出连续进行，且第一次读出和第二次读出的时间间隔为tccd。
83.步骤304，判断待测存储块中的感测放大器的工作状态是否异常。
84.具体地，基于第一次读出和/或第二次读出，判断待测存储块中的感测放大器的工作状态是否异常。
85.对于步骤304的判断逻辑，参考所述对步骤104的描述，本实施例不再赘述。
86.步骤305，向待测存储块中写入翻转数据。
87.具体地，向待测存储块中的所有存储单元中写入翻转数据，其中翻转数据与测试数据为相反数据，即若写入的测试数据为高电平，翻转数据则为低电平，若写入的测试数据为低电平，翻转数据则为高电平。
88.步骤306，对待测存储块中所有存储单元的翻转数据进行第三次读出和第四次读出。
89.具体地，对待测存储块中所有存储单元的数据进行第三次读出和第四次读出，其中，第三次读出和第四次读出连续进行，且第三次读出和第四次读出的时间间隔为tccd。
90.步骤307，判断待测存储块中的感测放大器的工作状态是否异常。
91.具体地，基于第三次读出和/或第四次读出，判断待测存储块中的感测放大器的工作状态是否异常。
92.对于步骤307的判断逻辑，参考所述对步骤104的描述，本实施例不再赘述。
93.通过对待测存储块中的存储单元分别进行高电平数据和低电平数据的测试，以测试待测存储块中各感测放大器对于低电平数据的放大能力和对于高电平数据的放大能力。
94.需要说明的是，在一些实施例中，步骤305和步骤306可以设置在步骤303之后，步骤304之前，将步骤304和步骤307同时完成，以结合测试数据和翻转数据对感测放大器进行整体评判。
95.参考图9，在一个具体的例子中，对待测存储块中的所有存储单元进行数据写入，以及对待测存储块中所有存储单元的数据进行第一次读出和第二次读出，包括：
96.优先获取待测存储块的所有列地址，并在列地址中选择预设列地址，并选择多条字线中一条作为预设字线，以图8所示的待测存储块为例，图8所示的存储块中存储128个列地址，分别通过ys0～ys127输出，假设每一存储区域401中都包括1024个字线wl，即在128个列地址中选取一个列地址作为预设列地址，在1024个字线wl中选择一个字线作为预设字线。
97.步骤501，对每一存储区域的预设字线上预设列地址对应的位线所连接的存储单元进行数据写入。
98.步骤502，对每一存储区域的预设字线上预设列地址对应的位线所连接的存储单元进行第一次读出和第二次读出。
99.步骤501和步骤502即完成对预设字线上预设列地址所对应的存储单元的写入和读出。
100.步骤503，调整预设列地址，直至将预设字线上所有列地址对应的位线所连接的存储单元进行数据写入和数据读出。
101.在完成步骤501和步骤502的过程后，即完成了上述选择的预设列地址所对应的存储单元的写入，调整预设列地址后重复执行步骤501和步骤502，直至完成预设字线上所有列地址对应的存储单元的数据的写入和读出。
102.在一些例子中，调整预设列地址包括：基于字线延伸方向，依次调整预设列地址；即优先选取的预设列地址对应的列选择晶体管为ys0，然后依次测试ys1、ys2、ys3
……
103.步骤504，调整预设字线，直至将所有字线上所连接的存储单元进行数据写入和数据读出。
104.在完成步骤501～步骤503的过程后，即完成了上述选择的预设字线所对应的存储单元的写入，调整预设字线后重复执行步骤501～步骤503，直至完成所有字线上所有存储单元的数据的写入和读出。
105.需要说明的是，步骤501～步骤504的描述是针对于一个存储区域进行的，在实际测试过程中，所有存储区域中的数据存储和读出是依次执行的，即所有存储区域依次执行步骤501、步骤501执行完毕后，依次执行步骤502；步骤502执行完毕后，依次执行步骤503；步骤503执行完毕后，依次执行步骤504。
106.在一些例子中，调整预设字线包括：基于位线延伸方向，依次调整预设字线；即优先选取的预设字线为wl0，然后依次测试wl1、wl2、wl3
……
107.具体地，在一个例子中，对区域0至最后一个区域里wl0上ys0对应的bl0～bl7依次写入，然后依次对区域0至最后一个区域wl0上的ys0进行第一次读出和第二次读出；重复执行，完成区域0至最后一个区域里wl0上ys1、ys2、ys3
……
上数据的写入和读出；重复执行，
完成区域0至最后一个区域里wl1、wl2、wl3
……
上数据的写入和读出。
108.参考图10，在一些实施例中，相同位线所连接的存储单元写入的数据相同。相同位线写入相同数据，以简化测试时的数据写入流程；另外，在一些实施例中，相邻位线所连接的存储单元中写入的数据相反。当相邻感测放大器所连接的存储单元写入相反数据时，感测放大器之间的漏电较强，容易侦测出感测放大器的工作状态。
109.需要说明的是，步骤501～步骤504，对应于图7中的步骤302和步骤303，同样也适用于步骤305和步骤306。
110.在一些实施例中，trcd和twr设置为5个时钟周期，trp设置为5个时钟周期，tccd设置为4个时钟周期。
111.在一些实施例中，tccd、trp和twr设置为待测存储块所属产品的jedec协议标准规定的最小值。
112.在保证存储器工作在较小的trcd条件下，本实施例提供了一种测试存储块中各感测放大器的测试流程，从而实现测试存储块中多个感测放大器的放大能力。
113.由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
114.本公开又一实施例提供了一种存储器的测试方法，存储器包括多个存储块，基于上述存储块的测试方法依次对多个存储块中的感测放大器进行测试。
115.在一些实施例中，半导体存储器为动态随机存取存储器dram芯片，其中，动态随机存取存储器dram芯片的内存符合ddr2内存规格。
116.在一些实施例中，半导体存储器为动态随机存取存储器dram芯片，其中，动态随机存取存储器dram芯片的内存符合ddr3内存规格。
117.在一些实施例中，半导体存储器为动态随机存取存储器dram芯片，其中，动态随机存取存储器dram芯片的内存符合ddr4内存规格。
118.在一些实施例中，半导体存储器为动态随机存取存储器dram芯片，其中，动态随机存取存储器dram芯片的内存符合ddr5内存规格。
119.由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
120.本领域的普通技术人员可以理解，上述各实施例是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。